小芯片chiplets是半导体制造及封装领域最热门的技术之一,AMD、Intel已经推出了多款小芯片设计的芯片,现在国产国产也在这个领域快速追赶,长电科技今...[查看全文]

我要评论

16条评论
表情
  • 热门评论
  • 2023-01-22 10:07 [16楼]头条用户来自 头条网友

    事实就是这样。封装是光刻蚀刻的下一道工序,大陆一直很擅长封装,台积电生产的很多晶元都是运到大陆来封装的。

  • 2023-01-21 15:52 [6楼]头条用户来自 头条网友

    目前,长电科技XDFOI技术可将有机重布线堆叠中介层厚度控制在50μm以内,微凸点(μBump)中心距为40μm,实现在更薄和更小单位面积内进行高密度的各种工艺集成,达到更高的集成度、更强的模块功能和更小的封装尺寸。同时,还可以在封装体背面进行金属沉积,在有效提高散热效率的同时,根据设计需要增强封装的电磁屏蔽能力,提升芯片成品良率。据了解,长电科技充分发挥这一工艺的技术优势,已在高性能计算、人工智能、5G、汽车电子等领域应用,向下游客户提供了外型更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案。

  • 2023-01-21 15:14 [5楼]头条用户来自 头条网友

    不是这个意思,是台积电生产好4nm晶圆,运到大陆封装成芯片。要说突破,以前能封装5nm,现在到4nm了,这么个突破。

  • 全部评论
  • 2023-01-22 10:07 [16楼]头条用户来自 头条网友

    事实就是这样。封装是光刻蚀刻的下一道工序,大陆一直很擅长封装,台积电生产的很多晶元都是运到大陆来封装的。

  • 2023-01-21 15:52 [6楼]头条用户来自 头条网友

    目前,长电科技XDFOI技术可将有机重布线堆叠中介层厚度控制在50μm以内,微凸点(μBump)中心距为40μm,实现在更薄和更小单位面积内进行高密度的各种工艺集成,达到更高的集成度、更强的模块功能和更小的封装尺寸。同时,还可以在封装体背面进行金属沉积,在有效提高散热效率的同时,根据设计需要增强封装的电磁屏蔽能力,提升芯片成品良率。据了解,长电科技充分发挥这一工艺的技术优势,已在高性能计算、人工智能、5G、汽车电子等领域应用,向下游客户提供了外型更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案。

  • 2023-01-21 15:14 [5楼]头条用户来自 头条网友

    不是这个意思,是台积电生产好4nm晶圆,运到大陆封装成芯片。要说突破,以前能封装5nm,现在到4nm了,这么个突破。

我要评论

16条评论